通过改善生产工艺来实现多层布线高速化

埋入铜的技术也完全能适合。
　　如果非要用二次处理工艺的话，那就必须不用电镀，而使用不要籽晶层的CVD。不过，目前用CVD形成的铜膜质低，且成膜成本也高。要是不能解决这个问题，采用CVD的二次处理工艺就很难实现。
　　对0.07mm线宽来说，要实现LSI的GHz工作必须从根本上改变多层布线概念。东芝公司除通过模拟确定按过去的布线结构不可能达到0.07mm所要求的工作频率外，还作为解决的一种方案提出了新的多层布线的概念。
　　线宽的微处理器所需要的工作频率达2.5GHz，这是1998版International Technology Roadmap For Semiconductors (ITRS)的值。此时，晶体管的集成度为8400万个/cm2，功耗170W，芯片面积是620mm2。东芝以0.07mm线宽为前提进行模拟，以晶体管的集成度及功耗为设计上的制约条件，并以布线电阻及布线电容为生产上的制约条件，以最少的布线层数求得最大的工作频率。其结果证明，按过去的多层布线只能达到1.5GHz。该值是把介电常数比为１的层间绝缘膜与铜布线相结合、使用８层布线，此即当前能设想出的性能最高的生产技术能得到的结果。
　　针对这样的屏障，该公司提出了在0.07mm达到2.5GHz的新的多层布线概念。其想法是把芯片内部分割为适当门规模的IP，对上层部分长距离布线的线宽、间隔、厚度实施随细微化而加大的“逆向比例缩放”。芯片内部分成IP后减少各自的门数，起到提高各个IP的工作频率的作用，因为降低门数，小电路能达到高的工作频率。为了使工作频率达到2.5GHz的高速度，最好把各IP的门数减少到1700万门以下。上层部分的长距离布线必须用不同于过去的工。逆向比例缩放将对连接各IP间的长距离信号线的高速化发挥作用。这里，如按该公司设计的逆向比例缩放定则，0.07mm多层布线的上层部分、线宽、间隔、厚度均为约10mm，如用过去的芯片制造工艺形成，则效率低且成本增高。艺来制作。