PCB设计人员如何充分利用IP与拓扑规划提高PCB设计效率
|
关键词：拓扑规划，pcb设计 拓扑规划是配合具有数字信号pcb设计流程的一种工具，设计工程师对该工具很容易上手，不过它也具有针对复杂规划所考虑的特定空间、层和连接流功能。pcb设计人员可以在设计之初使用拓扑规划工具，也可以在设计工程师获取到他们的ip后使用，具体取决于采用这个灵活工具的对象，以便最好地适应他们的设计环境。 拓扑布线器只是简单地遵循设计人员的规划或意图来提供高质量的布线结果。当面对eco时，拓扑规划要比单独的连接操作起来迅捷得多，因此能使拓扑布线器更快地采纳eco，从而提供快速精确的结果。 本文探讨的重点是pcb设计人员利用ip，并进一步采用拓扑规划和布线工具来支持ip，快速完成整个pcb设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取ip。一旦获取到了ip，就可将这些ip信息提供给pcb设计人员，由他们完成剩余的设计。 图1：设计工程师获取ip，pcb设计人员进一步采用拓扑规划和布线工具支持ip，快速完成整个pcb设计。 现在无需再通过设计工程师和pcb设计人员之间的交互和反复过程来获取正确的设计意图，设计工程师已经获取这些信息，并且结果相当精确，这对pcb设计人员来说帮助很大。在很多设计中，设计工程师和pcb设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的元件、总线宽度或引脚输出提示。 随着pcb设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连，不过，这个设计可能还需要布局其它元件、获取其它io及总线结构和所有互连才能完成。 pcb设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的布局和交互规划，从而提高pcb设计效率。 随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它信号提供必要的优先级。 详细的拓扑规划 图2所示的就是元件完成布局后的详细规划。这条总线共有17位，它们有组织得相当好的信号流。 图2：这些总线的网络线是采用更高优先级的拓扑规划和布局的结果。 为了规划这条总线，pcb设计人员需要考虑现有的一些障碍、各层设计规则和其它重要约束条件。在了解了这些条件后，他们为这条总线规划出了如图3所示的拓扑路径。 图3：规划好的总线。 在图3中，细节“1”对“红色”顶层的元件管脚做了规划，用于从元件引脚引出，并连接到细节“2”处的拓扑路径。这部分用的未封装区域，并且仅把第一层确定为可布线层。从设计角度看这样做似乎是很显而易见的，而且布线算法将使用顶层连接到红色的拓扑路径。不过，在对这根特殊总线自动布线前一些障碍物可能向算法提供其它层布线的选项。 随着总线在第一层上被组织成紧密线迹后，设计人员开始在细节“3”处规划到第3层的转换部分，并考虑总线在整个pcb上的行进距离。注意，第3层上的这条拓扑路径要比顶层宽，因为考虑到了要适应阻抗需要额外的空间。另外，设计还为层转换规定了确切位置(17个过孔)。 当拓扑路径沿着图3中间靠右部分走到细节“4”处时，需要从拓扑路径连接和各个元件引脚处引出许多单比特t型交接点。pcb设计人员的选择是保持大多数连接流在第3层上，并穿透到其它层用于连接元件引脚。因此他们画了一个拓扑区用于指示从主线束到第4层(粉色)的连接，并使这些单比特t型接点连到第2层，然后使用其它过孔连接到器件引脚。 拓扑路径在第3层上继续行进到细节“5”以连接有源器件。这些连接再从有源引脚连接到有源器件下面的下拉电阻。设计人员使用另外一个拓扑区规范从第3层到第1层的连接，那里的元件引脚分属于有源器件和下拉电阻。 这一等级的详细规划只用了约30秒时间就完成了。一旦这个规划被获取后，pcb设计人员可能想立即布线或创建进一步的拓扑规划，然后用自动布线完成所有的拓扑规划。从规划完成到自动布线结果出来不到10秒。其实这个速度并不重要，事实上如果忽略设计人员意图、自动布线质量很糟糕的话，这完全是在浪费时间。下面一些图给出了自动布线的结果。 拓扑布线(topology routing) 从左上角开始，从元件引脚出来的所有连 |
世纪芯是一支由众多技术研发专家和科研企业结盟组成了技术服务型团队，自组建以来一直帮助政府、知名科研机构以及国内众多抄板企业攻克技术难题，10年来，我们专注反向技术研究并不断挑战大型疑难项目，目前已经成为国内抄板企业的中流砥柱。 
Design By :