如何提高电路可测试性
PCB抄板专家世纪芯官方网站——PCB抄板网 首页公司介绍资讯中心案例展示服务推荐常见问题联系我们 24小时客服热线:+86-0755-83035861/83035836

PCB抄板网世纪芯电子产品仿制开发技术服务门户 > 抄板技术 > 正文

如何提高电路可测试性

2009年09月11日11:46

  开发工程师必然要在电路中使用的边界扫描组件( IEEE-1149.1- 标准),并且要设法使相应的具体的测试引线脚可以接触(如测试数据输入 -TDI ,测试数据输出 -TDO ,测试钟频 -TCK 和测试模式选择 -TMS 以及 ggf. 测试复位)。测试工程师给组件制定一个边界扫描模型( BSDL- 边界扫描描述语言)。此时他必须知道,有关组件支持何种边界扫描功能和指令。边界扫描测试可以诊断直至引线级的短路和断路。除此之外,如果开发工程师已作规定,可以通过边界扫描指令“ RunBIST ”来触发组件的自动测试。尤其是当电路中有许多 ASICs 和其它复杂组件时,对于这些组件并不存在惯常的测试模型,通过边界扫描组件,可以大大减少制定测试模型的费用。

在线询价/咨询服务

24小时服务热线:18923830090

全国咨询热线:0755-83346939

走进世纪芯

世纪芯是一支由众多技术研发专家和科研企业结盟组成了技术服务型团队,自组建以来一直帮助政府、知名科研机构以及国内众多抄板企业攻克技术难题,10年来,我们专注反向技术研究并不断挑战大型疑难项目,目前已经成为国内抄板企业的中流砥柱。